Intel livrează FPGA Agilex de 10 nm

Participanții la programul de acces timpuriu includ Colorado Engineering, Mantaro Networks, Microsoft și Silicom. Acești clienți utilizează FPGA Agilex pentru a dezvolta soluții pentru rețele, 5G și analize de date accelerate.

În medie, susține Intel, proiectele care rulează în cea mai rapidă viteză a FPGA Agilex obțin o îmbunătățire cu 40% a vitezei maxime de ceas, comparativ cu aceleași modele care rulează în cel mai popular grad de viteză al dispozitivelor Stratix 10 (-2 viteze), testat în februarie 2019 .

FPGA-urile Agilex consumă o putere totală cu până la 40% mai mică comparativ cu FPGA-urile Intel Stratix 10. Compania a derivat aceste cifre din evaluarea comparativă a unei suite de proiectare de exemplu care compară estimările de putere totală ale fiecărui proiect care execută ambele FPGA. Aceste estimări ale puterii au fost, de asemenea, testate în februarie 2019, folosind estimatorul de putere timpuriu Stratix 10 și o analiză și modelare internă și modelare a arhitecturii.

Fiecare bloc Intel Agilex DSP poate efectua două operații FP16 cu punct flotant (FLOP) pe ciclu de ceas. FLOP-urile totale pentru configurația FP16 sunt obținute prin înmulțirea de 2x a numărului maxim de blocuri DSP care vor fi oferite într-un singur FPGA Intel Agilex cu frecvența maximă de ceas specificată pentru acel bloc.

Intel spune că FPGA-urile sale Agilex sunt singurele FPGA care acceptă întărirea BFLOAT16, cu până la 40 de teraflop de performanță a procesorului digital de semnal. De asemenea, sunt capabili să se dimensioneze pentru o lățime de bandă mai mare în comparație cu generația anterioară și suportă rate de date de până la 112 Gbps pentru cerințele de rețea pentru 400GE și nu numai. FPGA-urile acceptă suplimentar actualul DDR4, alături de viitoarele memorii persistente DDR5, HBM și Intel Optane DC.

„Familia de produse Intel Agilex FPGA folosește lățimea de inovare și conducere a tehnologiei Intel, inclusiv arhitectură, ambalare, tehnologie de proces, instrumente pentru dezvoltatori și o cale rapidă de reducere a puterii cu tehnologia eASIC”, a declarat vicepreședintele Intel și directorul general al rețelei și grup de logică personalizată, Dan McNamara.