O perspectivă a Summit-ului RISC-V
Au existat două anunțuri de la IAR Systems în sprijinul creării unui ecosistem robust pentru RISC-V. Primul a fost cu furnizorul de IP, SiFive, pentru a colabora la aducerea instrumentelor de compilare și depanare ale fostului la IP-ul principal al procesorului configurabil.
Se așteaptă ca integrarea instrumentelor și a IP-ului să sprijine dezvoltatorii să livreze produse și să crească implementarea arhitecturii de set de instrucțiuni (ISA) deschisă și gratuită.
Anders Holmberg, directorul strategiei IAR Systems, a declarat că scopul este de a ajuta dezvoltatorii să crească productivitatea și să se concentreze pe inovație. „SiFive este lider în IP-ul comercial principal RISC-V, iar fila noastră de instrumente IAR Embedded Workbench este cea mai utilizată toolchain pentru construirea aplicațiilor încorporate”, a spus el. Accentul se bazează pe siliciu personalizat scalabil, eficient și instrumente de dezvoltare pentru a face față sarcinilor de lucru.
Bancul de lucru încorporat IAR pentru RISC-V va fi disponibil la mijlocul anului 2019. Tabelul cu instrumente susține că oferă „calitate, dimensiune și viteză de cod”, precum și un depanator integrat cu suport de depanare simulator și hardware.
Compania de software a anunțat, de asemenea, un parteneriat cu furnizorul de IP al procesorului, Andes, pentru a sprijini nucleele RISC-V ale companiei, AndesCore N25 (F) / NX25 (F) și A25 / AX25, în IAR Embedded Workbench pentru RISC-V. Prima versiune va fi disponibilă la jumătatea anului 2019. Extensiile de instrucțiuni AndeStar V5 și funcțiile de personalizare a instrucțiunilor Andes Custom Extension (ACE) vor fi cuplate cu Workbench pentru a maximiza viteza codului și a reduce dimensiunea codului pentru nucleele RISC-V.
Automatizare și calcul în timp real
Codasip a anunțat cea mai recentă versiune a suitei sale de instrumente și un nou nucleu EOSC-V optimizat pentru Linux și calcularea în timp real.
Suita sa de instrumente Studio 8 permite dezvoltatorilor să scrie o descriere la nivel înalt a unui procesor și sintetizează automat designul (în imagine).
„Pe măsură ce specificația RISC-V ISA evoluează și adaugă un număr din ce în ce mai mare de extensii de arhitectură opționale, o metodologie de proiectare a procesorului care permite atât explorarea arhitecturală rapidă, cât și crearea simplificată a RTL ușor de implementat devine esențială”, a observat Chris Jones, vicepreședinte al Marketing la Codasip. „Ceea ce este necesar este un limbaj de descriere a procesorului la nivel înalt, optimizat pentru RISC-V”, a adăugat el, prezentând suita de instrumente.
Descrierea procesorului este scrisă în CodAL, un limbaj de descriere a arhitecturii, iar apoi se sintetizează automat RTL-ul, banca de testare, modelele de platforme virtuale și kitul de dezvoltare a software-ului procesorului (compilator C / C ++, debugger, profilator). Metodologia reduce timpul petrecut în menținerea unui kit complet de dezvoltare software (SDK), folosind un procesor de instrucțiuni (IA) precis în CodAL la timp, care altfel ar fi necesar pentru a menține un SDK complet și implementarea este redusă semnificativ datorită metodologiei care folosește un model de procesor de instrucțiuni (IA) precis în codal pentru generarea de SDK și un model de ciclu precis pentru implementare.
Noile funcționalități și caracteristici pentru suita de unelte de generația a opta includ suport pentru un debugger LLVM și medii de dezvoltare integrată OpenOCB, Studio / CodeSpace (IDE) bazate pe Eclipse Oxygen și mai multe console interactive și îmbunătățiri ale apartamentelor de testare și verificare pentru a sprijini RISC-ul definit de utilizator -V extensii.
De asemenea, compania a introdus procesorul Bk7 pe 64 de biți, adăugându-se familiei Bk. Are o conductă în șapte etape cu predicție de ramură, unitatea opțională de gestionare a memoriei complete (MMU), cu suport de adresare virtuală pentru sisteme de operare, cum ar fi Linux, extensii populare RISC-V și interfețe externe standard ale industriei.
Este cel mai performant procesor al companiei până în prezent și este personalizabil pentru dezvoltatori pentru a adăuga instrucțiuni, registre sau interfețe.
Studio 8 și procesorul Bk7 vor fi în general disponibile primul trimestru al anului 2019, cu acces rapid timpuriu la clienții selectați.
Microchip a anunțat că adaugă ceea ce crede a fi prima arhitectură RISC-V SoC FPGA la ecosistemul său Mi-V. FPGA-urile combină FPGA-urile Microsemiconductor PolarFire și un sub-sistem de microprocesor bazat pe ISA RISC-V.
Înainte de Summit, Fundația Linux și-a anunțat colaborarea cu Fundația RISC-V pentru a accelera dezvoltarea surselor deschise și adoptarea ISA RISC-V.